TroubleElectrical/FPGA_Uni
1
0 Fork 0
Code Issues 1 Pull Requests Actions Packages Projects Releases Wiki Activity

Repaired Sign extender module again to ensure only combinational logic used

Browse Source 
(There was a compilation error before, also compiled and tested code on board)
This commit is contained in:
TroubleElectrical committed 2026-10-22 15:53:15 +11:00
1 parent 973b9260b6
commit 8b48084fa5
147 files changed
+413208 -106764
Download Patch File Download Diff File Expand all files Collapse all files

No files matched your search

Quartus/A2/output_files/assignment2.map.rpt
+424 -368
View File
@@ -1,5 +1,5 @@
Analysis & Synthesis report for assignment2
Fri Oct 16 14:21:03 2026
Thu Oct 22 15:42:41 2026
Quartus Prime Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition
@@ -14,29 +14,30 @@ Quartus Prime Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition
6. Analysis & Synthesis Resource Usage Summary
7. Analysis & Synthesis Resource Utilization by Entity
8. Registers Removed During Synthesis
9. General Register Statistics
10. Multiplexer Restructuring Statistics (Restructuring Performed)
11. Parameter Settings for User Entity Instance: Top-level Entity: |assignment2
12. Parameter Settings for User Entity Instance: instruction_counter:PC
13. Parameter Settings for User Entity Instance: rom:ROM
14. Parameter Settings for User Entity Instance: ram:RAM
15. Parameter Settings for User Entity Instance: register_file:REGS
16. Parameter Settings for User Entity Instance: sign_extender:SIGNEXT
17. Parameter Settings for User Entity Instance: alu:ALU
18. Parameter Settings for User Entity Instance: alu:ALU|asu:adder_unit
19. Parameter Settings for User Entity Instance: alu:ALU|lu:logic_unit
20. Port Connectivity Checks: "seven_seg_4digit:display|seven_seg:digit3"
21. Port Connectivity Checks: "seven_seg_4digit:display|seven_seg:digit2"
22. Port Connectivity Checks: "seven_seg_4digit:display|seven_seg:digit1"
23. Port Connectivity Checks: "seven_seg_4digit:display|seven_seg:digit0"
24. Port Connectivity Checks: "alu:ALU"
25. Port Connectivity Checks: "sign_extender:SIGNEXT"
26. Port Connectivity Checks: "control_unit:CONTROL_UNIT|instruction_classifier:CLASSIFIER"
27. Port Connectivity Checks: "ram:RAM"
28. Port Connectivity Checks: "rom:ROM"
29. Post-Synthesis Netlist Statistics for Top Partition
30. Elapsed Time Per Partition
31. Analysis & Synthesis Messages
9. Removed Registers Triggering Further Register Optimizations
10. General Register Statistics
11. Multiplexer Restructuring Statistics (Restructuring Performed)
12. Parameter Settings for User Entity Instance: Top-level Entity: |assignment2
13. Parameter Settings for User Entity Instance: instruction_counter:PC
14. Parameter Settings for User Entity Instance: rom:ROM
15. Parameter Settings for User Entity Instance: ram:RAM
16. Parameter Settings for User Entity Instance: register_file:REGS
17. Parameter Settings for User Entity Instance: sign_extender:SIGNEXT
18. Parameter Settings for User Entity Instance: alu:ALU
19. Parameter Settings for User Entity Instance: alu:ALU|asu:adder_unit
20. Parameter Settings for User Entity Instance: alu:ALU|lu:logic_unit
21. Port Connectivity Checks: "seven_seg_4digit:display|seven_seg:digit3"
22. Port Connectivity Checks: "seven_seg_4digit:display|seven_seg:digit2"
23. Port Connectivity Checks: "seven_seg_4digit:display|seven_seg:digit1"
24. Port Connectivity Checks: "seven_seg_4digit:display|seven_seg:digit0"
25. Port Connectivity Checks: "alu:ALU"
26. Port Connectivity Checks: "sign_extender:SIGNEXT"
27. Port Connectivity Checks: "control_unit:CONTROL_UNIT|instruction_classifier:CLASSIFIER"
28. Port Connectivity Checks: "ram:RAM"
29. Port Connectivity Checks: "rom:ROM"
30. Post-Synthesis Netlist Statistics for Top Partition
31. Elapsed Time Per Partition
32. Analysis & Synthesis Messages
@@ -63,13 +64,13 @@ on the Quartus Prime software download page.
+-----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary ;
+---------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status ; Successful - Fri Oct 16 14:21:03 2026 ;
; Analysis & Synthesis Status ; Successful - Thu Oct 22 15:42:41 2026 ;
; Quartus Prime Version ; 25.1std.0 Build 1129 10/21/2025 SC Lite Edition ;
; Revision Name ; assignment2 ;
; Top-level Entity Name ; assignment2 ;
; Family ; Cyclone V ;
; Logic utilization (in ALMs) ; N/A ;
; Total registers ; 2302 ;
; Total registers ; 9182 ;
; Total pins ; 41 ;
; Total virtual pins ; 0 ;
; Total block memory bits ; 0 ;
@@ -179,12 +180,12 @@ on the Quartus Prime software download page.
; Number detected on machine ; 4 ;
; Maximum allowed ; 2 ;
; ; ;
; Average used ; 1.00 ;
; Average used ; 1.40 ;
; Maximum used ; 2 ;
; ; ;
; Usage by Processor ; % Time Used ;
; Processor 1 ; 100.0% ;
; Processor 2 ; 0.1% ;
; Processor 2 ; 40.0% ;
+----------------------------+-------------+
@@ -216,25 +217,25 @@ on the Quartus Prime software download page.
+---------------------------------------------+--------------+
; Resource ; Usage ;
+---------------------------------------------+--------------+
; Estimate of Logic utilization (ALMs needed) ; 2016 ;
; Estimate of Logic utilization (ALMs needed) ; 6612 ;
; ; ;
; Combinational ALUT usage for logic ; 2018 ;
; -- 7 input functions ; 0 ;
; -- 6 input functions ; 1205 ;
; -- 5 input functions ; 431 ;
; -- 4 input functions ; 234 ;
; -- <=3 input functions ; 148 ;
; Combinational ALUT usage for logic ; 4369 ;
; -- 7 input functions ; 12 ;
; -- 6 input functions ; 3403 ;
; -- 5 input functions ; 547 ;
; -- 4 input functions ; 254 ;
; -- <=3 input functions ; 153 ;
; ; ;
; Dedicated logic registers ; 2302 ;
; Dedicated logic registers ; 9182 ;
; ; ;
; I/O pins ; 41 ;
; ; ;
; Total DSP Blocks ; 0 ;
; ; ;
; Maximum fan-out node ; clk[0]~input ;
; Maximum fan-out ; 2302 ;
; Total fan-out ; 17743 ;
; Average fan-out ; 4.03 ;
; Maximum fan-out ; 9182 ;
; Total fan-out ; 60539 ;
; Average fan-out ; 4.44 ;
+---------------------------------------------+--------------+
@@ -243,16 +244,16 @@ on the Quartus Prime software download page.
+-------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node ; Combinational ALUTs ; Dedicated Logic Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name ; Entity Name ; Library Name ;
+-------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------+------------------------+--------------+
; |assignment2 ; 2018 (1142) ; 2302 (0) ; 0 ; 0 ; 41 ; 0 ; |assignment2 ; assignment2 ; work ;
; |alu:ALU| ; 100 (50) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; |assignment2|alu:ALU ; alu ; work ;
; |assignment2 ; 4369 (3221) ; 9182 (0) ; 0 ; 0 ; 41 ; 0 ; |assignment2 ; assignment2 ; work ;
; |alu:ALU| ; 98 (48) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; |assignment2|alu:ALU ; alu ; work ;
; |asu:adder_unit| ; 49 (49) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; |assignment2|alu:ALU|asu:adder_unit ; asu ; work ;
; |lu:logic_unit| ; 1 (1) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; |assignment2|alu:ALU|lu:logic_unit ; lu ; work ;
; |control_unit:CONTROL_UNIT| ; 9 (7) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; |assignment2|control_unit:CONTROL_UNIT ; control_unit ; work ;
; |control_unit:CONTROL_UNIT| ; 8 (6) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; |assignment2|control_unit:CONTROL_UNIT ; control_unit ; work ;
; |instruction_classifier:CLASSIFIER| ; 2 (2) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; |assignment2|control_unit:CONTROL_UNIT|instruction_classifier:CLASSIFIER ; instruction_classifier ; work ;
; |instruction_counter:PC| ; 0 (0) ; 30 (30) ; 0 ; 0 ; 0 ; 0 ; |assignment2|instruction_counter:PC ; instruction_counter ; work ;
; |ram:RAM| ; 313 (313) ; 1280 (1280) ; 0 ; 0 ; 0 ; 0 ; |assignment2|ram:RAM ; ram ; work ;
; |register_file:REGS| ; 400 (400) ; 992 (992) ; 0 ; 0 ; 0 ; 0 ; |assignment2|register_file:REGS ; register_file ; work ;
; |rom:ROM| ; 26 (26) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; |assignment2|rom:ROM ; rom ; work ;
; |ram:RAM| ; 319 (319) ; 8192 (8192) ; 0 ; 0 ; 0 ; 0 ; |assignment2|ram:RAM ; ram ; work ;
; |register_file:REGS| ; 667 (667) ; 960 (960) ; 0 ; 0 ; 0 ; 0 ; |assignment2|register_file:REGS ; register_file ; work ;
; |rom:ROM| ; 28 (28) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; |assignment2|rom:ROM ; rom ; work ;
; |seven_seg_4digit:display| ; 28 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; |assignment2|seven_seg_4digit:display ; seven_seg_4digit ; work ;
; |seven_seg:digit0| ; 7 (7) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; |assignment2|seven_seg_4digit:display|seven_seg:digit0 ; seven_seg ; work ;
; |seven_seg:digit1| ; 7 (7) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; |assignment2|seven_seg_4digit:display|seven_seg:digit1 ; seven_seg ; work ;
@@ -269,53 +270,111 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
+----------------------------------------+---------------------------------------------+
; instruction_counter:PC|pc[0] ; Merged with instruction_counter:PC|pc[1] ;
; instruction_counter:PC|pc[1] ; Stuck at GND due to stuck port data_in ;
; register_file:REGS|regs[0][3] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][19] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][2] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][18] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][1] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][17] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][0] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][16] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][7] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][23] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][6] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][22] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][5] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][21] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][1] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][17] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][2] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][18] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][3] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][19] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][4] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][20] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][11] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][27] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][10] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][26] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][9] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][25] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][5] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][21] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][6] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][22] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][7] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][23] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][8] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][24] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][15] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][31] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][14] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][30] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][13] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][29] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][9] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][25] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][10] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][26] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][11] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][27] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][12] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][28] ; Stuck at GND due to stuck port clock_enable ;
; Total Number of Removed Registers = 34 ; ;
; register_file:REGS|regs[0][13] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][29] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][14] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][30] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][15] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[0][31] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][0] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][16] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][1] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][17] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][2] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][18] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][3] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][19] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][4] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][20] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][5] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][21] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][6] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][22] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][7] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][23] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][8] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][24] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][9] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][25] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][10] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][26] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][11] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][27] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][12] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][28] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][13] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][29] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][14] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][30] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][15] ; Stuck at GND due to stuck port clock_enable ;
; register_file:REGS|regs[7][31] ; Stuck at GND due to stuck port clock_enable ;
; Total Number of Removed Registers = 66 ; ;
+----------------------------------------+---------------------------------------------+
+----------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations ;
+--------------------------------+--------------------------------+----------------------------------------------------------------+
; Register name ; Reason for Removal ; Registers Removed due to This Register ;
+--------------------------------+--------------------------------+----------------------------------------------------------------+
; register_file:REGS|regs[0][18] ; Stuck at GND ; register_file:REGS|regs[0][19], register_file:REGS|regs[7][19] ;
; ; due to stuck port clock_enable ; ;
; register_file:REGS|regs[0][20] ; Stuck at GND ; register_file:REGS|regs[0][21], register_file:REGS|regs[7][21] ;
; ; due to stuck port clock_enable ; ;
; register_file:REGS|regs[0][22] ; Stuck at GND ; register_file:REGS|regs[0][23], register_file:REGS|regs[7][23] ;
; ; due to stuck port clock_enable ; ;
; register_file:REGS|regs[0][8] ; Stuck at GND ; register_file:REGS|regs[0][9], register_file:REGS|regs[7][9] ;
; ; due to stuck port clock_enable ; ;
; register_file:REGS|regs[0][24] ; Stuck at GND ; register_file:REGS|regs[0][25], register_file:REGS|regs[7][25] ;
; ; due to stuck port clock_enable ; ;
; register_file:REGS|regs[0][10] ; Stuck at GND ; register_file:REGS|regs[0][11], register_file:REGS|regs[7][11] ;
; ; due to stuck port clock_enable ; ;
; register_file:REGS|regs[0][12] ; Stuck at GND ; register_file:REGS|regs[0][13], register_file:REGS|regs[7][13] ;
; ; due to stuck port clock_enable ; ;
; register_file:REGS|regs[0][28] ; Stuck at GND ; register_file:REGS|regs[0][29], register_file:REGS|regs[7][29] ;
; ; due to stuck port clock_enable ; ;
; register_file:REGS|regs[0][14] ; Stuck at GND ; register_file:REGS|regs[0][15], register_file:REGS|regs[7][15] ;
; ; due to stuck port clock_enable ; ;
+--------------------------------+--------------------------------+----------------------------------------------------------------+
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Total registers ; 2302 ;
; Number of registers using Synchronous Clear ; 0 ;
; Total registers ; 9182 ;
; Number of registers using Synchronous Clear ; 8192 ;
; Number of registers using Synchronous Load ; 0 ;
; Number of registers using Asynchronous Clear ; 30 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 2272 ;
; Number of registers using Clock Enable ; 9152 ;
; Number of registers using Preset ; 0 ;
+----------------------------------------------+-------+
@@ -325,270 +384,268 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------+
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[0][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[1][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[2][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[3][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[4][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[5][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[6][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[7][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[8][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[9][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[10][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[11][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[12][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[13][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[14][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[15][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[16][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[17][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[18][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[19][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[20][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[21][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[22][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[23][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[24][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[25][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[26][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[27][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[28][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[29][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[30][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[31][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[32][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[33][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[34][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[35][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[36][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[37][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[38][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[39][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[40][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[41][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[42][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[43][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[44][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[45][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[46][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[47][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[48][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[49][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[50][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[51][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[52][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[53][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[54][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[55][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[56][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[57][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[58][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[59][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[60][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[61][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[62][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[63][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[64][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[65][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[66][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[67][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[68][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[69][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[70][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[71][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[72][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[73][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[74][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[75][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[76][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[77][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[78][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[79][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[80][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[81][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[82][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[83][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[84][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[85][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[86][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[87][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[88][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[89][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[90][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[91][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[92][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[93][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[94][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[95][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[96][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[97][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[98][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[99][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[100][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[101][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[102][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[103][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[104][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[105][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[106][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[107][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[108][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[109][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[110][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[111][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[112][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[113][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[114][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[115][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[116][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[117][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[118][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[119][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[120][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[121][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[122][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[123][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[124][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[125][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[126][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[127][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[128][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[129][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[130][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[131][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[132][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[133][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[134][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[135][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[136][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[137][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[138][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[139][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[140][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[141][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[142][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[143][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[144][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[145][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[146][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[147][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[148][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[149][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[150][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[151][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[152][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[153][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[154][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[155][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[156][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[157][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[158][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[159][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[160][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[161][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[162][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[163][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[164][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[165][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[166][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[167][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[168][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[169][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[170][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[171][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[172][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[173][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[174][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[175][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[176][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[177][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[178][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[179][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[180][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[181][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[182][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[183][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[184][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[185][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[186][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[187][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[188][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[189][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[190][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[191][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[192][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[193][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[194][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[195][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[196][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[197][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[198][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[199][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[200][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[201][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[202][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[203][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[204][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[205][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[206][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[207][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[208][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[209][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[210][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[211][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[212][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[213][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[214][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[215][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[216][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[217][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[218][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[219][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[220][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[221][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[222][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[223][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[224][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[225][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[226][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[227][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[228][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[229][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[230][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[231][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[232][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[233][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[234][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[235][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[236][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[237][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[238][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[239][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[240][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[241][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[242][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[243][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[244][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[245][0] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[246][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[247][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[248][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[249][1] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[250][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[251][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[252][3] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[253][2] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[254][4] ;
; 3:1 ; 5 bits ; 10 LEs ; 5 LEs ; 5 LEs ; Yes ; |assignment2|ram:RAM|mem[255][3] ;
; 8:1 ; 32 bits ; 160 LEs ; 160 LEs ; 0 LEs ; No ; |assignment2|register_file:REGS|Mux7 ;
; 7:1 ; 31 bits ; 124 LEs ; 124 LEs ; 0 LEs ; No ; |assignment2|alu:ALU|Mux30 ;
; 257:1 ; 5 bits ; 855 LEs ; 855 LEs ; 0 LEs ; No ; |assignment2|rd[3] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[0][7] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[1][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[2][0] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[3][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[4][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[5][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[6][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[7][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[8][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[9][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[10][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[11][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[12][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[13][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[14][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[15][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[16][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[17][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[18][7] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[19][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[20][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[21][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[22][20] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[23][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[24][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[25][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[26][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[27][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[28][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[29][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[30][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[31][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[32][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[33][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[34][8] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[35][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[36][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[37][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[38][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[39][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[40][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[41][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[42][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[43][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[44][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[45][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[46][20] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[47][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[48][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[49][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[50][8] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[51][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[52][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[53][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[54][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[55][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[56][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[57][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[58][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[59][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[60][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[61][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[62][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[63][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[64][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[65][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[66][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[67][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[68][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[69][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[70][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[71][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[72][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[73][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[74][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[75][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[76][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[77][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[78][20] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[79][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[80][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[81][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[82][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[83][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[84][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[85][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[86][20] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[87][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[88][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[89][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[90][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[91][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[92][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[93][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[94][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[95][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[96][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[97][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[98][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[99][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[100][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[101][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[102][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[103][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[104][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[105][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[106][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[107][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[108][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[109][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[110][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[111][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[112][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[113][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[114][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[115][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[116][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[117][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[118][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[119][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[120][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[121][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[122][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[123][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[124][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[125][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[126][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[127][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[128][7] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[129][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[130][0] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[131][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[132][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[133][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[134][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[135][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[136][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[137][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[138][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[139][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[140][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[141][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[142][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[143][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[144][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[145][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[146][7] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[147][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[148][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[149][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[150][20] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[151][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[152][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[153][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[154][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[155][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[156][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[157][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[158][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[159][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[160][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[161][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[162][8] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[163][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[164][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[165][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[166][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[167][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[168][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[169][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[170][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[171][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[172][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[173][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[174][20] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[175][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[176][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[177][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[178][8] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[179][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[180][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[181][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[182][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[183][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[184][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[185][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[186][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[187][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[188][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[189][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[190][16] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[191][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[192][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[193][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[194][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[195][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[196][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[197][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[198][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[199][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[200][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[201][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[202][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[203][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[204][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[205][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[206][20] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[207][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[208][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[209][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[210][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[211][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[212][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[213][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[214][20] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[215][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[216][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[217][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[218][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[219][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[220][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[221][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[222][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[223][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[224][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[225][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[226][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[227][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[228][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[229][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[230][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[231][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[232][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[233][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[234][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[235][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[236][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[237][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[238][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[239][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[240][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[241][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[242][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[243][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[244][14] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[245][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[246][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[247][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[248][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[249][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[250][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[251][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[252][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[253][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[254][15] ;
; 3:1 ; 32 bits ; 64 LEs ; 0 LEs ; 64 LEs ; Yes ; |assignment2|ram:RAM|mem[255][16] ;
; 8:1 ; 32 bits ; 160 LEs ; 160 LEs ; 0 LEs ; No ; |assignment2|register_file:REGS|Mux30 ;
; 7:1 ; 31 bits ; 124 LEs ; 124 LEs ; 0 LEs ; No ; |assignment2|alu:ALU|Mux2 ;
; 257:1 ; 32 bits ; 5472 LEs ; 5472 LEs ; 0 LEs ; No ; |assignment2|rd[15] ;
; 66:1 ; 2 bits ; 88 LEs ; 88 LEs ; 0 LEs ; No ; |assignment2|PC_Reg_Display[1] ;
; 66:1 ; 14 bits ; 616 LEs ; 616 LEs ; 0 LEs ; No ; |assignment2|PC_Reg_Display[3] ;
; 24:1 ; 5 bits ; 80 LEs ; 80 LEs ; 0 LEs ; No ; |assignment2|register_file:REGS|Mux59 ;
; 25:1 ; 14 bits ; 224 LEs ; 224 LEs ; 0 LEs ; No ; |assignment2|rt_alu[31] ;
; 25:1 ; 13 bits ; 208 LEs ; 208 LEs ; 0 LEs ; No ; |assignment2|rt_alu[17] ;
; 66:1 ; 14 bits ; 616 LEs ; 616 LEs ; 0 LEs ; No ; |assignment2|PC_Reg_Display[2] ;
; 24:1 ; 32 bits ; 512 LEs ; 512 LEs ; 0 LEs ; No ; |assignment2|register_file:REGS|Mux32 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------+
@@ -751,15 +808,13 @@ Note: In order to hide this table in the UI and the text report file, please set
+------+--------+----------+-------------------------------------------------------------------------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ram:RAM" ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type ; Severity ; Details ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; addr ; Input ; Warning ; Input port expression (32 bits) is wider than the input port (9 bits) it drives. The 23 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; data_in ; Input ; Warning ; Input port expression (32 bits) is wider than the input port (5 bits) it drives. The 27 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; data_out ; Output ; Warning ; Output or bidir port (5 bits) is smaller than the port expression (32 bits) it drives. The 27 most-significant bit(s) in the port expression will be connected to GND. ;
+----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ram:RAM" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type ; Severity ; Details ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; addr ; Input ; Warning ; Input port expression (32 bits) is wider than the input port (9 bits) it drives. The 23 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
@@ -776,30 +831,32 @@ Note: In order to hide this table in the UI and the text report file, please set
+-----------------------+-----------------------------+
; Type ; Count ;
+-----------------------+-----------------------------+
; arriav_ff ; 2302 ;
; arriav_ff ; 9182 ;
; CLR ; 30 ;
; ENA ; 2272 ;
; arriav_lcell_comb ; 2023 ;
; ENA ; 960 ;
; ENA SCLR ; 8192 ;
; arriav_lcell_comb ; 4374 ;
; arith ; 30 ;
; 2 data inputs ; 12 ;
; 3 data inputs ; 6 ;
; 5 data inputs ; 12 ;
; normal ; 1960 ;
; 5 data inputs ; 24 ;
; extend ; 12 ;
; 7 data inputs ; 12 ;
; normal ; 4299 ;
; 0 data inputs ; 1 ;
; 1 data inputs ; 4 ;
; 2 data inputs ; 27 ;
; 3 data inputs ; 86 ;
; 4 data inputs ; 218 ;
; 5 data inputs ; 419 ;
; 6 data inputs ; 1205 ;
; 2 data inputs ; 22 ;
; 3 data inputs ; 108 ;
; 4 data inputs ; 238 ;
; 5 data inputs ; 523 ;
; 6 data inputs ; 3403 ;
; shared ; 33 ;
; 0 data inputs ; 1 ;
; 2 data inputs ; 16 ;
; 4 data inputs ; 16 ;
; boundary_port ; 41 ;
; ; ;
; Max LUT depth ; 15.30 ;
; Average LUT depth ; 9.34 ;
; Max LUT depth ; 15.20 ;
; Average LUT depth ; 7.51 ;
+-----------------------+-----------------------------+
@@ -808,7 +865,7 @@ Note: In order to hide this table in the UI and the text report file, please set
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top ; 00:00:08 ;
; Top ; 00:00:23 ;
+----------------+--------------+
@@ -818,7 +875,7 @@ Note: In order to hide this table in the UI and the text report file, please set
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
Info: Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition
Info: Processing started: Fri Oct 16 14:20:43 2026
Info: Processing started: Thu Oct 22 15:42:02 2026
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off assignment2 -c assignment2
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info (12021): Found 14 design units, including 14 entities, in source file /home/oliver/Documents/FPGA_Dev/FPGA_Uni/modules/assignment2.sv
@@ -844,7 +901,6 @@ Warning (10030): Net "mem.data_a" at rom.sv(9) has no driver or initial value, u
Warning (10030): Net "mem.waddr_a" at rom.sv(9) has no driver or initial value, using a default initial value '0' File: /home/oliver/Documents/FPGA_Dev/FPGA_Uni/modules/rom.sv Line: 9
Warning (10030): Net "mem.we_a" at rom.sv(9) has no driver or initial value, using a default initial value '0' File: /home/oliver/Documents/FPGA_Dev/FPGA_Uni/modules/rom.sv Line: 9
Info (12128): Elaborating entity "ram" for hierarchy "ram:RAM" File: /home/oliver/Documents/FPGA_Dev/FPGA_Uni/modules/assignment2.sv Line: 64
Warning (10230): Verilog HDL assignment warning at ram.sv(24): truncated value with size 32 to match size of target (5) File: /home/oliver/Documents/FPGA_Dev/FPGA_Uni/modules/ram.sv Line: 24
Info (12128): Elaborating entity "control_unit" for hierarchy "control_unit:CONTROL_UNIT" File: /home/oliver/Documents/FPGA_Dev/FPGA_Uni/modules/assignment2.sv Line: 68
Warning (10230): Verilog HDL assignment warning at control_unit.sv(26): truncated value with size 6 to match size of target (1) File: /home/oliver/Documents/FPGA_Dev/FPGA_Uni/modules/control_unit.sv Line: 26
Warning (10230): Verilog HDL assignment warning at control_unit.sv(27): truncated value with size 6 to match size of target (1) File: /home/oliver/Documents/FPGA_Dev/FPGA_Uni/modules/control_unit.sv Line: 27
@@ -868,14 +924,14 @@ Warning (13024): Output pins are stuck at VCC or GND
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 4331 device resources after synthesis - the final resource count might be different
Info (21057): Implemented 13562 device resources after synthesis - the final resource count might be different
Info (21058): Implemented 9 input pins
Info (21059): Implemented 32 output pins
Info (21061): Implemented 4290 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 16 warnings
Info: Peak virtual memory: 465 megabytes
Info: Processing ended: Fri Oct 16 14:21:03 2026
Info: Elapsed time: 00:00:20
Info: Total CPU time (on all processors): 00:00:33
Info (21061): Implemented 13521 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 15 warnings
Info: Peak virtual memory: 523 megabytes
Info: Processing ended: Thu Oct 22 15:42:41 2026
Info: Elapsed time: 00:00:39
Info: Total CPU time (on all processors): 00:01:01